Mengenai Saya

Foto saya
kediri, kediri/jawa timur, Indonesia
ibus adalah sapaan yang sering saya dengar, saya orangnya pengen tahu setiap hal yang belum q tau

Cari Blog Ini

Senin, 31 Mei 2010

Gerbang logika

erbang logika atau gerbang logik adalah suatu entitas dalam elektronika dan matematika Boolean yang mengubah satu atau beberapa masukan logik menjadi sebuah sinyal keluaran logik. Gerbang logika terutama diimplementasikan secara elektronis menggunakan dioda atau transistor, akan tetapi dapat pula dibangun menggunakan susunan komponen-komponen yang memanfaatkan sifat-sifat elektromagnetik (relay), cairan, optik dan bahkan mekanik.

Ringkasan jenis-jenis gerbang logika

Nama Fungsi Lambang dalam rangkaian Tabel kebenaran
IEC 60617-12 US-Norm DIN 40700 (sebelum 1976)
Gerbang-AND
(AND)		 Y = A \wedge B

Y = A\cdot B

Y = A\,B		 Logic-gate-and-iec.png Logic-gate-and-us.svg Logic-gate-and-de.png
A B Y
0 0 0
0 1 0
1 0 0
1 1 1
Gerbang-OR
(OR)		 Y = A \vee B

Y = A + B\!		 Logic-gate-or-iec.png Logic-gate-or-us.png Logic-gate-or-de.png
A B Y
0 0 0
0 1 1
1 0 1
1 1 1
Gerbang-NOT
(NOT, Gerbang-komplemen, Pembalik(Inverter))		 Y = \overline{A}

Y = \neg A		 Logic-gate-inv-iec.png Logic-gate-inv-us.png Logic-gate-inv-de.png \
A Y
0 1
1 0
Gerbang-NAND
(Not-AND)		 Y = \overline{A \wedge B}

Y = A \overline{\wedge} B

Y = \overline{A\,B}		 Logic-gate-nand-iec.png Logic-gate-nand-us.png Logic-gate-nand-de.png
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
Gerbang-NOR
(Not-OR)		 Y = \overline{A \vee B}

Y = A \overline{\vee} B

Y = \overline{A + B}		 Logic-gate-nor-iec.png Logic-gate-nor-us.png Logic-gate-nor-de.png
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
Gerbang-XOR
(Antivalen, Exclusive-OR)		 Y = A \,\underline{\lor}\, B

Y = A \oplus B		 Logic-gate-xor-iec.png Logic-gate-xor-us.png Logic-gate-xor-de.png
atau
Logic-gate-xor-de-2.png
A B Y
0 0 0
0 1 1
1 0 1
1 1 0
Gerbang-XNOR
(Ekuivalen, Not-Exclusive-OR)		 Y = \overline{A \,\underline{\lor}\, B}

Y = A \,\overline{\underline{\lor}}\, B

Y = \overline{A \oplus B}		 Logic-gate-xnor-iec.png Logic-gate-xnor-us.png Logic-gate-xnor-de.png
atau
Logic-gate-xnor-de-2.png
A B Y
0 0 1
0 1 0
1 0 0
1 1 1

a. Half Adder dan Full Adder

Sebuah rangkaian kombinasional yang melaksanakan penjumlahan 2 digit biner disebut dengan half adder, sedangkan rangkaian yang melaksanakan penjumlahan 3 bit disebut full adder. Rangkaian full adder dapat tersusun dari dua buah half adder. Di pasaran rangkaian full adder sudah ada yang berbentuk IC, seperti 74LS83 (4-bit full adder).

half dan full adder.JPG

b. Half Substractor dan Full Substractor

Rangkaian half substractor hampir sama dengan rangkaian half adder. D (Difference) ekivalen dengan S (sum), dan B (borrow) ekivalen dengan C (carry) pada half adder. Kedua rangkaian ini melakukan operasi pengurangan biner. Half substractor untuk pengurangan satu bit biner, sedangkan full substractor untuk pengurangan lebih dari satu bit biner.

half dan full substractor.JPG

c. Decoder

Decoder adalah rangkaian kombinasional logika dengan n-masukan dan 2n keluaran yang berfungsi mengaktifkan 2n keluaran untuk setiap pola masukan yang berbeda-beda. Hanya satu output decoder yang aktif pada saat diberi suatu input n-bit. Sebuah decoder biasanya dilengkapi dengan sebuah input enable low sehingga rangkaian ini bisa di on-off-kan untuk tujuan tertentu. Fungsi enable untuk meng-aktif-kan atau men-tidak-aktif-kan keluarannya.

d. Priority Encoder

Sebuah Priority encoder adalah rangkaian encoder yang mempunyai fungsi prioritas. Operasi dari rangkaian priority encoder adalah sebagai berikut :

jika ada dua atau lebih input bernilai 1 pada saat yang sama, maka input yang mempunyai prioritas tertinggi yang akan diambil. Kondisi x adalah kondisi don`t care, yang menyatakan nilai input bisa 1 atau 0.

e. Multiplexer

Multiplexer merupakan rangkaian logika yang berfungsi memilih data yang ada pada input-nya untuk disalurkan ke output-nya dengan bantuan sinyal pemilih atau selektor. Multiplexer disebut juga sebagai pemilih data (data selector). Multiplexer adalah rangkaian yang memiliki fungsi untuk memilih dari 2n bit data input ke satu tujuan output.
Diposting oleh ibus di 08.04

Tidak ada komentar:

Posting Komentar

Langganan: Posting Komentar (Atom)